（原標(biāo)題：華為半導(dǎo)體，突傳重磅！中國(guó)首次！）
華為發(fā)表半導(dǎo)體領(lǐng)域新定律，這是中國(guó)首次在半導(dǎo)體領(lǐng)域提出產(chǎn)業(yè)發(fā)展新原則！
5月25日，在電氣電子工程師學(xué)會(huì)（IEEE）舉辦的國(guó)際電路系統(tǒng)研討會(huì)ISCAS 2026上，華為何庭波發(fā)表題為“半導(dǎo)體新路徑探索與實(shí)踐”的主旨演講，發(fā)表了指導(dǎo)半導(dǎo)體產(chǎn)業(yè)發(fā)展的新原則——韜(τ)定律。這是中國(guó)在全球半導(dǎo)體領(lǐng)域首次提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新原則。基于該定律，華為過(guò)去六年已成功設(shè)計(jì)并量產(chǎn)了381款芯片。
韜(τ)定律提出以“時(shí)間(τ)縮微”替代“幾何縮微”作為半導(dǎo)體與電子系統(tǒng)演進(jìn)的新指導(dǎo)原則——通過(guò)邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號(hào)傳播時(shí)延，不斷提升晶體管密度，從而實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進(jìn)。
近年來(lái)，主導(dǎo)半導(dǎo)體產(chǎn)業(yè)半個(gè)多世紀(jì)的摩爾定律正面臨嚴(yán)峻的物理極限和經(jīng)濟(jì)效益雙重挑戰(zhàn)。面對(duì)晶體管幾何縮微放緩，晶體管成本紅利消退等發(fā)展困境，如何跨越傳統(tǒng)工藝路徑的局限，探索出一條全新的可持續(xù)演進(jìn)路線，以滿足當(dāng)下呈指數(shù)級(jí)攀升的計(jì)算性能需求，已成為全球半導(dǎo)體行業(yè)亟待攻克的共同難題。韜(τ)定律正是解決該難題的有效路徑。
華為創(chuàng)新性地提出了“邏輯折疊(LogicFolding)”等核心技術(shù)，構(gòu)建了貫穿器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化體系。該體系以系統(tǒng)性降低時(shí)間常數(shù)τ為目標(biāo)，旨在驅(qū)動(dòng)各層級(jí)性能、能效、晶體管密度的持續(xù)提升。
在此次主旨演講中，何庭波詳細(xì)講解了華為如何把韜(τ)定律應(yīng)用到智能手機(jī)和AI計(jì)算領(lǐng)域的實(shí)踐。在過(guò)去六年的實(shí)踐中，基于韜(τ)定律，華為已成功設(shè)計(jì)并量產(chǎn)了381款芯片，廣泛覆蓋了千行百業(yè)的需求。其中，將于2026年秋季面世的麒麟芯片，率先采用了邏輯折疊技術(shù)，性能大幅提升。預(yù)計(jì)到2031年，基于韜(τ)定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。
面對(duì)未來(lái)，何庭波說(shuō)：“未來(lái)一定屬于開(kāi)放合作。在半導(dǎo)體演進(jìn)的路徑上，沒(méi)有一家企業(yè)可以獨(dú)自完成所有答案。在韜(τ)定律的路徑下，我們期待與全球科學(xué)家、工程師和產(chǎn)業(yè)伙伴緊密合作，共同推動(dòng)半導(dǎo)體與電子產(chǎn)業(yè)持續(xù)發(fā)展。”
中央網(wǎng)信辦違法和不良信息舉報(bào)中心|證券時(shí)報(bào)網(wǎng)舉報(bào)中心
