據新華社電
在25日召開的2026國際電路與系統研討會上，華為公司董事、半導體業務部總裁何庭波發布“韜（τ）定律”。這是中國企業在全球半導體領域首次提出引領產業發展的新原則。
基于該定律，華為過去六年已成功設計并量產了381款芯片，預計到2031年，華為高端芯片晶體管密度將達到1.4納米制程的同等水平。
這是一個具有里程碑意義的時刻。
新華社記者就此采訪了何庭波。
“回到原點，
尋找另外一條路”
摩爾定律提出半個多世紀以來，引領著半導體行業演進，通過持續縮小晶體管的尺寸，以達成更高的集成度、更好的性能和更低的成本。近年來，隨著晶體管的尺寸慢慢逼近物理極限，設計與制造成本飆升，摩爾定律演進逐漸難以為繼，這成為行業面臨的共同難題。
何庭波表示：“除了物理極限，華為受到制裁，比同行更早遇到這堵‘墻’。壓力下我忽然意識到，摩爾定律演進的本質并不是縮小晶體管的尺寸，而在于晶體管尺寸縮微帶來的收益，更快的開關速度和更短的信號傳輸距離，集成更多的邏輯功能以及更好的單位邏輯成本。于是回到原點，尋找另外一條路，改善性能并降低成本。”
過去幾十年，芯片行業有一套非常好懂的演進語言，那就是依靠制程工藝進行“幾何縮微”來判斷芯片性能。7納米、5納米、3納米、2納米……數字越來越小，很快就逼近物理極限，而且也變成過于單一的判斷標準。
“華為這篇論文提出的問題是：如果晶體管不能像過去繼續變小，計算還能怎么繼續變快？‘韜（τ）定律’給出的答案是，不能只看空間，也要看時間。從晶體管、電路、芯片到數據中心，看每一層能不能減少等待、傳輸、同步和計算的時間。”她進一步解釋。
通俗地說，就好像把一座“平面城市”改成“立體城市”，區域之間安裝了幾百萬臺電梯，這樣直達的距離就大大縮短，從而節約了時間，提高了性能。邏輯折疊的關鍵點，不是簡單的“疊起來”，而是重構了信息路徑。“簡單來說，就是讓整個系統更快完成任務。”何庭波說。
“沒有退路就是勝利之路”
2019年5月，美國制裁華為，何庭波發布一封內部公開信，宣布芯片“備胎”轉正，引發了外界廣泛關注。“回顧過去六年，這一路走來困難重重，這種苦只有親歷者才知道，沒有退路就是勝利之路。”何庭波說。
“有一陣子很沮喪，覺得沒招了。但和很多伙伴聊天，聊到歷史上李冰父子修建都江堰的故事，給了我很大的鼓舞。”她說，李冰父子在沒有電、缺少機械的情況下，建造出這樣一個偉大的工程，為當地解決水患問題，帶來了繁榮。
“工程師其實就是面對約束條件，克服困難，把一些不確定性的東西慢慢變得確定。”她補充說。
“公司很支持，成立了‘莫邪’工作小組，說是小組，但實際上這個小組有數萬人。”何庭波告訴記者，大家歷經七年辛苦，竭盡全力去奮斗，為戰略突圍作出貢獻。
這是一個關于基礎研發領域勇于奉獻和自我犧牲的比喻。“莫邪”工作小組的命名來自中國古代的一個鑄劍傳說，最后是通過鑄劍人大無畏的犧牲，才鑄成“莫邪干將”。
“沒有一個公司
能完成所有答案”
在“韜（τ）定律”指導下，過去六年華為研發了381款芯片，覆蓋通信、手機、通用計算和AI計算等領域。今年秋天，華為要發布新的麒麟芯片，這是第一個完整采用邏輯折疊技術的芯片。
“不能說它相當于2納米，因為它不是用幾何尺度來衡量的。但是從性能、集成度、晶體管密度等方面看，相比過去的提升是‘跳躍性’的。”何庭波說，“未來5年到10年，我們有信心在‘韜（τ）定律’下穩步前進。這條路徑的‘加速度’跟另外一條路徑相比，會越來越好。”
后摩爾時代的競爭，不會只看誰的晶體管更小，還會看誰的信息系統更高效。
“韜（τ）定律”是華為基礎理論研究的一個突破，這不僅對芯片本身很重要，對整個半導體行業同樣很重要。她表示：“未來5年到10年，半導體行業將遇到瓶頸，一定會認真思考‘韜（τ）定律’這條路徑。”
摩爾定律從提出到被行業接受，用了10年的時間。“我們走到這一步，要感謝很多合作伙伴的共同探索。未來十年，沒有一個公司能完成所有答案，歡迎學術界、產業界志同道合的伙伴加入，面對電子行業的共同難題，協力探索前行之路。”何庭波說。
